1/5/12 DIALOG(R) File 347: JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 03024850 SEMICONDUCTOR DEVICE

DEDI AVAILABLE COP

PUB. NO.:

02-000350 [ JP 2000350 January 05, 1990 (19900105)

PUBLISHED: INVENTOR(s):

WATABE TAKAO

ITO KIYOO HORI RYOICHI KITSUKAWA GORO KAWAJIRI YOSHIKI KAWAHARA TAKAYUKI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

63-108990 [JP 88108990] May 06, 1988 (19880506)

FILED: INTL CLASS:

[5] H01L-027/04; G11C-011/413; H01L-027/108

JAPIO CLASS:

42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

JOURNAL:

Section: E, Section No. 902, Vol. 14, No. 133, Pg. 37, March

13, 1990 (19900313)

#### ABSTRACT

PURPOSE: To form a semiconductor device with high stability and high reliability by controlling the operating voltage and the operating current of a circuit in the semiconductor device, according to the change of manufacturing condition and the use condition.

CONSTITUTION: The title semiconductor device is provided with a controlling circuit 3 having a signal generating means or a controlled internal power supply voltage means. The former generates a signal changing in accordance with the change of the manufacturing condition and the use condition. The circuit 3 generates a controlling signal or a controlled internal voltage according to the change of the manufacturing condition or the use condition, and controls the operation of a circuit 2, via a control line 5. Thereby, characteristics of the circuit 2 are kept in a constant relation according to the manufacturing condition and the use condition, so that a semiconductor device with high stability and high reliability can be formed.

## 19日本国特許庁(JP)

- 00 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平2-350

Solnt. Cl. 5

識別記号 庁内整理番号 43公開 平成2年(1990)1月5日

H 01 L 27/04

G 7514-5F

8522-5B

G 11 C 11/34 H 01 L 27/10 3 3 5 3 2 5 Z V×

未請求 請求項の数 20 審査請求 (全37頁)

60発明の名称 半導体装置

> ②特 昭63-108990 頭

忽出 頭 昭63(1988)5月6日

優先権主張 國昭62(1987)5月22日國日本(JP) ③特願 昭62-123797

@発 明 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 者 渡 部 隆 夫

作所中央研究所内

@発 明 者 伊 凊 男 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

個発 明 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 者 堀 陵

作所中央研究所内

@出 頭 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

個代 理 弁理士 小川 外1名

最終質に続く

- 1. 発明の名称 半導体装置
- 2. 特許請求の範囲
  - 1.複数の半導体素子から構成される複数の内部 回路からなる半導体装置において、該半導体装 置はその製造条件あるいは使用条件の変動に応 じて変化する信号発生手段あるいは制御された 内部電源電圧手段を有する制御回路を備え、該 半導体素子あるいは回路の少なくとも一部がそ の動作を該信号もしくは電圧によつて制御され ることを特徴とする半導体装置。
  - 2. 上記特許請求の範囲第1項に記載の半導体装 置において、上記制御回路は、上記内部回路の 特性変化を検出する手段を借え、上記特性変化 に応じて制御を行なうことを特徴とする半遊仏
- 3. 上記特許請求の範囲第1項に記載の半導体装 霞において、上記内部回路と同様の特性変化を 示すモニタ回路を設け、該モニタ回路の特性を

動を検出して上記制御を行なうことを特徴とす る半選体装置。

- 4.上記特許請求の範囲第2項記載の半導体裝置 において、上記制御回路は、上記内部回路の発 生する複数の信号のタイミングの変化を検出し て、上記タイミングの変化に応じて制御を行な うことを特徴とする半導体装置。
- 5. 上記特許請求の範囲第3項記載の半導体装置 において、上記制御回路は、上記モニタ回路の 発生する複数の信号のタイミングの変化を検出 して、上記タイミングの変化に応じて内部団路 の制御を行なうことを特徴とする半導体裝置。
- 6. 上記特許請求の範囲第1項記載の半導体装置 において、上記制御回路は、上記内部回路に含 まれる駆動回路動作速度を制御することを特徴 とする半導体数量。
- 7. 上記特許請求の範囲第6項記載の半導体装置 において、上記制御をカレントミラー回路で行 なうことを特徴とする半導体装置。
- 8.上記特許請求の範囲第6項記載の半導体裝置

において、上記制御は、駆動回路と電源の間に そう入してMOSトランジスタのゲート電圧を 制御することにより行なうことを特徴とした半 遂体装置。

- 9. 上記特許語水の範囲第1項記載の半導体装置 において、上記制御回路は、上記内部回路に含 まれる差動アンプを制御することを特徴とした 半導体装置。
- 10. 上記特許請求の範囲第 9 項記載の半導体装置 において、上記差動アンプは、負荷抵抗と電流 の積、すなわち出力振巾が常に一定となるよう に制御したことを特徴とした半導体装置。
- 11. 複数の半導体兼子から構成される複数の内部 回路からなる半導体装置において、 該半導体装置はその製造条件あるいは使用条件の変動にた で変化する信号発生手段あるいは 御客を の 中部電影性圧手段を有する 動物回路 を 留えた との動作を 該信号もしくは 電圧によって 制御されることを特徴とする半導体装置において、上記

電源電圧のうち少なくとも一部は、半導体装置 内部に設けた電圧変換回路により電源電圧およ び温度による変励を補償され、少なくとも上記 内部回路の一部は、上記電圧変換回路の出力電 圧を電源として動作することを特徴とした半導 体装置。

- 12. 上記特許請求の範囲第11項記載の半導体装置において、上記内部回路は、駆動回路を含み、上記制御は上記変動を補償された電源と駆動回路の間にそう入したMOSトランジスタのゲートを制御することにより行なうことを特徴とした半導体装置。
- 13. 基準電圧発生回路と該基準電圧発生回路の出力電圧を増巾する電圧増巾器より成る電圧変換回路の出力電圧の温度および外部電源電圧による変動を補償する手段を備え該出力電圧も少なくとも一部の回路の電源電圧に用いたことを特徴とする半導体装置。
- 14. 上記特許請求の範囲第13項記載の半導体装置において、上記電圧変換四路の出力電圧は、

外部電源電圧が所望の範囲では外部電源電圧の 変動によらず一定で、外部電圧が所望の範囲を 超えると外部電圧に伴ない変化する手段を備え たことを特徴とする半導体装置。

- 15. 特許請求の範囲第13項記載の半導体装置において、上記域圧変換回路はバイポーラトランジスタを含んで構成したことを特徴とする半導体装置。
- 16. ダイナミンクメモリを構成する回路群と、 該回路群の動作の基準となる電圧を発生する制御回路を含み、上記基準となる電圧の温度による変動を補償する 変動および外部電源電圧による変動を補償する 手段を備えたことを特徴とする半導体装置。
- 17. 上記特許請求の範囲第16項記載の半導体装置において、上記ダイナミツクメモリは、情報を審積するメモリセルの審積電圧を、上記基準となる電圧により制御することを特徴とする半
- 18. 上記特許請求の範囲第13項記載の半導体装置において、スタテイツクメモリを構成する図

路群と、該回路群の動作の基準となる電圧を発生する制御回路を含み、上記基準となる電圧の 温度による変動および外部電源電圧による変動 を補償する手段を備え、上記スタテインクメモ リのメモリセル保持電流を供給する電圧を上記 基準となる電圧をもとに制御したことを特徴と する半導体装置。

- 19. 上記特許請求の範囲第14項記載の半導体装置において上記所見の範囲が温度により変動することを補償する手段を備えたことを特徴とする半進体装置。
- 20. 半導体チップと、該半導体チップ上に設けられ、外部からの電源電圧を受ける電源輸子と、 半導体チップ上に設けられた内部回路と、 半導体チップ上に設けられ、上記電源輸子から受けた外部電源電圧を変換して、上記内部回路に該変換した電源を供給する電源供給回路と、 半導体チップ上に設けられ、上記電源供給回路と、 半導体チップ上に設けられ、上記電源供給回路と

上記制御回路は、外部電源電圧検知手度及び、

又は温度検知手段を有し、該外部電源電圧検知 手段および、又は、温度検知手段からの信号に 応答して、上記内部回路への供給電源電圧を変 化させ該内部回路の動作速度を一定に保つよう に動作することを特徴とする半導体装置。

#### 3. 発明の詳細な説明

〔 産業上の利用分野〕

〔従来の技術〕

近年の半導体装置の高集積化の進歩を目覚ましく、MOSダイナミンク形メモリ(以下DRAMと略記する)を例にとると1Mビントが量産期、4Mビントが試作完了期をそれぞれ迎え、研究の主体は16Mビントへと移行しつつある。このように高集積の半導体装置を実現するためには、これを構成する選子あるいは配線などを精度したのように機翻な選子、あるいは配線などを特度よ

度特性の製造条件あるいは使用条件などの変動に よる影響については充分考慮がなされておらず、 苗安定、高信頼の半導体装置の実現は困難であっ た。

又、製造条件の変動による影響についての考慮 がなされていないため、量産時に所望の特性を満 たす良品の収率が感くコストアツブを招くという 問題もあつた。

したがつて、本発明の目的は、製造条件や使用 条件が変動しても、電気的特性や信頼度特性の変 化しない、安定で信頼度の高い半導体装置を実現 することにある。

〔課題を解決するための手段〕

上記目的は、製造条件や使用条件の変勢に応じて、半導体装置内の回路の動作電圧,動作電流を 制御することにより達成される。

(作用)

半導体装置内の来子もしくは回路の動作電圧, 動作電流は、電気的特性や、信頼度特性に応じて 制御される。これにより、高安定。高信頼の半導 くかかけることは極めている。NOSDRAMを で、数強で、数値はを生じている。NOSDRAMを で、数値を生じている。NOSDRAMを を対している。NOSDRAMを を対している。NOSDRAMを を対している。NOSDRAMを を対している。NOSDRAMを を対している。NOSDRAMを を対している。NOSDRAMを を対している。NOSDRAMを を対している。NOSDRAMを を対している。NOSDRAMを を対しているの。 ののののでは、ののでは、ののののでは、 でのののでは、ののでは、ののでは、 でのののでは、のでいる。では、 でののでは、のでいる。では、 でのでいる。では、 でのでいる。できている。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。 でのでいる。できている。 でいる。できている。 でいる。できている。 でいる。できている。 でいる。できている。 でいる。できている。 でいる。できている。 でいる。できている。 でいる。できている。 できている。 でいる。 できている。 できでいる。 できている。 できでいる。 できでいる。 できでいる。 できでいる。 できでいる。 できでいる。 でき

佐来、特性の安定化や信頼度の向上を図るものとして、特顧昭56-57143 号,56-168698号などに半導体装置チップ内に設けた電圧変換手段により、外部電源電圧を低くして、チップ内の微細楽子を動作させる技術が開示されている。

(発明が解決しようとする課題)

しかし、上記従来技術には、電気的特性や信頼

体装置が実現できる。

(実施例)

第1図は本発明の基本概念を示す一実施例である。同國で1は半導体チンプ、2は半導体装置の本来の内部国路、3は本発明の制御回路であり、製造条件や使用条件の変動に応じた制御信号あるいは制御された内部地圧を発生し、制御練5を介して回路2の動作を制御する。5は1個の信号として示したが、回路2の回路に応じて複数個用なされる場合もある。

本実施例によれば、国路2の特性は製造条件や使用条件に応じて、特性がある一定の関係に保たれるため、高安定。高信頼の半導体装置を実現できる。

第2回は本発明の他の実施例であり、回路2の 動作特性、たとえば動作速度,動作電流などを検 知報6を介して検出し、これに応じて制御信号を 発生する点で異なる。

本実施例によれば、2の動作特性を直接検知して、制御信号を発生するので、第1回に比べさら

に高精度の制御が可能になり、より高安定、高信 親の半導体装置が実現できる。

こごで検知線6は必要に応じて複数本設けても よいのはもちろんである。

第3図は本発明の他の実施例であり、2の動作 特性を検知するために、2と類似の特性を持つ検 出回路4を設けた点で第2図の実施例と異なる。

本実施例によれば、回路2内に動作特性を検知するために適当な回路部が無い場合でも、回路2の特性を4を介して間接的に検知でき、これによって、回路2の特性がある一定の関係を保つように制御することができる。

なお、ここで4も5によつて制御しているが、 これは、4の特性を2と同様に変化させるための ものであり、目的に応じて5とは無関係に動作さ せることも考えられる。

第4回は第1回の実施例を応用した実施例である。本実施例では、制御回路3により電源線5I を通じて内部回路2の電源電圧を供給する。本実 施例は例えば内部回路2を微額な瀬子で構成する

される制御回路は、耐圧がVcc以上の粜子を用い て構成することはもちろんである。しかし、場合 によつては、集積度を向上するため、あるいは、 制御回路と内部回路の特性を一致させるために割 得回路の一部を耐圧の低い微細楽子で構成する必 要のあることもあり得る。 その場合には、第5回 のように、制御回路3の内部に電圧変換回路3A を設けてその出力線5Iを通してVccより低い電 圧を供給し、内部回路2および制御回路3の中の 耐圧の低い部分3Bを制御すればよい。このよう に第5回の実施例によれば制御回路も含めて微細 化された来子で構成できるのでより集積度が向上 する。 さらに制御回路 3 Bと内部回路 2 を阿一の 特性をもつ粛子で構成できるので、内部回路2の 特性変動を制御回路3B内の回路の特性変動をも とに精密に制御できるなどの利点がある。なお、 第4,第5図の実施例では必要に応じて内部回路 内の一部の耐圧の高い素子を外部電圧Vccで動作 させてもよい。ところで第2図,第3図において 耐圧の低い微細粛子を用いる場合にも第4個。第 場合などに適している。すなわち、 5 I の電位を 内部回路2を構成する祟子の耐圧より低い値に設 定すれば、劉御回路3により推翻来子より収る高 集積の半導体装置を安定かつ高い信頼性を保つた まま動作させることができる。さらに、本実施例 によれば、外部電圧を低くする必要がないため、 ユーザーに負担をかけることがない。例えば、 DRAMなどでは、256Kビツト,1Mビツト, 4 Mピツトと集積皮を増すために妻子の鞭靼化を 行なう必要があるが、この場合、耐圧の低下に対 処して外部電圧を下げることは、従来品との互換 性の点から望ましくないので本実施例は有効であ る。なお、第4国では制御線を複数示したが場合 によっては内部回路2の健圧のみを制御回路で制 御することにより内部回路の特性の安定化を調つ てもよい。内部健圧は外部電弧Vccに対する内部 電圧を変動を補償した上で、温度などの外部条件。 製造条件の変数による内部回路の特性変化を補償 するように変化させることもできる。なお、餌4 図の実施例においては、外部電圧Vccが直接印加

5図と間様にして視成できることはもちろんであ る。又、第1國から第5國の実施例では、制御四 路をチンプ内に1個ずつ設けた例を示したが、必 要に応じて、内部回路2をいくつかに分けて、別 各の創御回路を設けてもよい。又、その場合に第 1 図から第5 図の各構成を必要に応じて組み合わ せてもよいことはもちろんである。上記のように 内部回路2をいくつかに分けてその特性を制御す る場合には、個々の回路の機能により最適の特性 に解御することが可能となる。第6因は回路の動 作速度を具なる一定値に制御した場合を示したも のである。第6図において、破線Ciiは制御回路 のない従来の回路の動作速度を示したものであり、 製造条件,使用条件の変化に応じて動作速度は大 きく変化している。これに対して制御回路を複数 設けた場合には、高速動作を必要とする国路は Biiのように高速に一定に保ち、低速動作を必要 とする回路はAiiのように低速に一定に保つこと が可能である。たとえば、出力回路などでは、出 カの充放電を高速に行なうと、電源にノイズが生

じて内部回路の動作あるいは近くに配置された半 導体装置に悪影響を与える。そのような場合には 出力回路のみを低速に制御すれば、全体の速度を 花とすことなく動作速度を一定にできる。なお、 ここでは製造条件、使用条件の変動により回路の 作が一定となるように割御する例を示したが、必 要に応じて所望の要因に対して所望の依存性を たせてもよい。例えば程度の上昇に伴い回路の 作速度が高速となるような制御も可能である。

その場合には半導体装置内の配線あるいり増大するのを相対するように制御することにより半導体装置あるいはそれを含んで構成されるシステムを体の速度を一定に保つことができる。第1回路の会性が変動することがないので、量強件により特性の収率が向上する。さらに場合によつては回路3内の上する。さらに場合によつては回路3内のよう。さらに場合によつては回路3内のようには自力によっては回路3内のようには自力には自力によりが表現した。このは場合によっては回路3内の記憶を表現した。この場合には内の記憶を表現した。この場合により増加した。この場合によっては回路3内の記憶を表現した。この場合には対象を表現した。この場合によりが表現した。この場合によりが表現を表現した。

以下では具体的な回路の実施例を示す。まず、 集積回路の基本回路である駆動回路について、そ の特性を制御する方法について述べる。

第7図は、回路2内の駆動回路の特性を制御するための具体的実施例の一つである。開図では回路の電源電圧を変えることにより、特性を制御回路のである。により、特性を制御回路2~として、アチャネルMOSトランジスタースターでは、NチャネルMOSトランジスターでは、NチャネルMOSトランジスターでは、CMOSインバータを用いている強速回路をははバイポーラとMOSトランジスタの組みらにはバイポーラとMOSトランジスタの組み合はにはバイポーラとMOSトランジスタで構成した回路、これらの各回路を任意では、個組み合せた回路などのいずれでもよい。

本実施例によれば、5の電圧Vcontを変えることにより、2′すなわち2全体の特性を制御することができ、高安定、高信頼の半導体装置を実現できる。Vcontの頃は制御の対象となる2′の回路形式と目的によつて定まる。例えば、第7回

の回路において、両者の動作の同期をとらねばな らないときがあるがこのようなときには本実施例 を用いると回路特性の変動がないためタイミング マージンを核小に設定することができる。したが つてその分、半導体装置の速度を高速化できると いう利点もある。例えば、DRAMでは、メモリ セルアレーと周辺回路の動作の同期をとる必要が あるが、このような場合にも、本発明の適用によ りタイミングマージンを極小とできるため高速化 が可能となる。このようなことは、2つ以上の半 進体裝置の間において動作の同期をとらねばなら ないときも阿様で本発明を応用した半導体装置を 用いることにより複数の半導体装置より構成され たコンピュータなどのシステムの動作速度も高速 化できる。なお、第4個,第5國においては、正 電源を V ccとしたいわゆるTTLインタフエース を仮定したが、ECLでも冏様である。以下でも TTLインタフェースを中心に説明するが、本発 明はこれに限定されることなくECLインタフエ ースにも応用できる。

(A)に示した。CMOSインバータの動作速度を一定化し、信頼度を高めるためには、各種の整動要因に対して、問題(B)のようにVcontを変えればよい。すなわち、CMOSインバータの遅延時間tdは、主な変動要因であるMOSトランジスタのゲート長しま,しきい電圧Vτ , ゲート酸化膜厚tox , チャネルコンダクタンスβ。 , 温度T (絶対温度) , 負荷容景CL に対して、ほぼ

t d 
$$\propto C_L \cdot \frac{1}{\beta_0} \cdot L_R \cdot \frac{1}{(V_{CONT} - V_T)} \cdot T^{1.8}$$
... (1)

の関係にある。実際の回路においては、種々の事情によりこの関係式から多少ずれることもあるが、CMOS回路全般において、式(1)で示した傾向はほぼ保たれる。したがつて、この式に応じてtdを一定に保つように、Vconτを変化させればよい。すなわち、定性的な傾向としては、同図(B)のように各変動要因(但しβeはその逆数)が大きく、あるいは高くなると共に、Vconτの値が高くなるようにすれば、tdをほぼ一定に保つ

ことができる。これにより、 製造条件や使用条件が変化しても助作速度を一定に保つことができる。また本実施例においては、 温度変化にも応答するので、 半導体装置自体の特機時と通常動作時などの動作状態により、 チップの発熱量が異なるために生じる温度変動あるいは 周囲温度の変動に対しても性能を一定に保つことができる。

なお、式(1) においては、P/N両チヤネルのMOSトランジスタで、共通してLg, ντ, tox, β。を定義したが、実際にはそれぞれ別の値となる場合が多い。しかし、両チヤネルでは電圧と電流の僅性が異なるのみで、式(1) の関係はそのまま成立するので、ここでは、特に必要な場合を除き、区別せずに取り扱うことにする。

なお、場合によつては回路の速度を一定にせず、 所望のパラメータに対して所望の依存性をもたせ てもよいことは前記したとおりである。例えば、 前記したように温度上昇に伴つて回路の速度を高 速にしたい場合には、(1) 式より

 $(V_{CONT} - V_T) \propto T^{-1.8}$ 

たとえ、長期間の動作により、ホントキヤリア現象その他により、しきい電圧が高くなつたり、チャネルコンダクタンスが小さくなつたとしても、 V contは同図(B)のように制御されるので、特件を一定に保つことができる。

とせず、

 $(V_{CONT} - V_T) \propto T^*$ 

n > 1.5

とすればよい。

第9図は、第7図の実施例にTws, Twsからなる出力パツフア回路を付加したものである。本実施例の動作速度、出力電圧は第7図と開機にVcontで制御されるが、出力の負荷容量CLの駆動電流はVccから供給されるため、第8週の実施例と同様に制御回路3の駆動能力を小さくでき、設計が容易となる。

第10回はThsをバイポーラトランジスタQnsで置き換えた実施例である。Qnsの駆動能力が大きいため、より高速に負荷を駆動できると同時に、Vcontの駆動能力をさらに軽減できる。

第8団〜第10団の実施例においても、第7団と同様にVcontによつて、回路特性を制御することができる。

第11回は、駆動回路の特性を制御する他の具体的突筋例である。同因では第7回における要用回路2′の部分のみを示しており、TP1TN1のCMOSインバータと外部電源電圧Vccおよび接地間にPチヤネルMOSトランジスタTP2、NチヤネルMOSトランジスタTR1を挿入し、そのゲ

ート電圧を制御することにより、インパータの動作電流を制御し最終的に動作速度を制御している。すなわち、電流を大きくする速度は速くなる。遅延時間 t d は、各々の変動要因に対して、式(1)と示したと間様な傾向を持つ。したがつて、同図(B)に示すように、Ls、VT、tox、1/βc、T、Cuが大きくなるにつれて、各々の電流が増えるうに、すなわち、PチヤネルMOSTのゲートを制御するVcontがは低い低から高い値へ変わるようにすれば、t d をほぼー定に保つことが可能になる。

本実施例によれば、回路の動作電流は電源電圧から直接供給され、Vcont、Vcont はMOSトランジスタのゲートのみを駆動すればよいので、制御回路3の駆動能力を小さくでき、設計が摂めて容易になる。なお、本実施例において、P、N両チヤネルMOSトランジスタで制御する方式としたが、必要に応じてそのいずれか一方のみを設

けることも考えられる。なお、第11回の実施例においては、MOSトランジスタTP1, TN1のゲート巾をTP2, TN2に較べて大きくするなどにより、TP1, TN1のオン抵抗をTP2, TN2より大きくしておけば、TP1, TN1を流れる電液はTP2, TN2のオン抵抗で決まり、より創御しやすくなる。第11回では、インバータの例を示したが、本実施例はこれに限らずNAND回路, NOR回路など様々な論理回路にも適用できる。すなわち、第11回において駆動回路の機能を持つDRIVを論理回路におきかえればよい。

第12図(A)。(B)は、第11図の制御法をCMOSに較べて高駆動能力であるBICMOSの駆動回路に選用した例である。よく知られているようにBICMOSでは、MOSトランジスタによりバイポーラトランジスタで増申して負荷容量を駆動する。したがつて(A)のようにペースを認を制御することにより回路の速度を制御できる。第12図(A)において入力INが低レベルとな

るとpMOSTp2, nMOSTm4がオン、nMOS TN8,TN2, TN1がオンする。その結果、パイポー ラトランジスタ Q m a がオンし、 Q m a はオフする。 このとき、 Q naを流れるペース電流は V contがゲ ートに印加されるTpiにより制御できる。したが つて出力の充電時の速度を、Vcontにより制御で きる。一方、入力INが高レベルとなると、バイ ポーラトランジスタ Q maがオフ、 Q maがオフして 出力の放電が開始される。このときQnaのベース 電流は、出力OUTより供給されるがこれは Vcont'により制御できるので出力の放電速度は Vconτ'により制御できる。このようにして本実 旅例ではBiCMOS回路の動作速度を制御することが できる。なお、BiCMOS回路の速度を制御するには、 第11図においてDRIVの部分を第12図(B) のように単純にBiCMOS回路で置きかえてもよい。 この場合、電流は第11図(A)のMOSトラン ジスタ Tpg. Tngできまるため、第12図(A) のようにペース電流のみを制御する場合に較べて 高精度に制御できる。又、第11図の回路に較べ

ると、パイポートランジスタの駆動能力の分だけ、 DRIV内のMOSトランジスタを小さくできる ので入力INからみた入力容量が小さいという利 点がある。すなわち前段の負荷が軽いため高速化 ができる。

TNaがオンし、FもINと向じ低電位になる。この結果TPIがオン、TNIがオフし、出力OUTが高電位VMに充電される。なおこの回路では第9回の波線に示す様にINが高電位VMになってから、Eが低電位になるまでの期間tceが長いとFの高電位はVM-VTにしばらくとどまるので、TPI、TNIに貫通電流が流れ、OUTが不十分な低電位にとどまる期間が存在する場合がある。したがつてtceの時間が短かくすることが望ましい。そのためにはINが高電位になると同時に更を低電位に切換えればよい。これにより上記問題は解決できる。

以上のように第13図の実施例によれば、入力INの扱巾VAを高級巾VAに変換することができる。このとき、MOSトランジスタTP1。TN1により電流を制御できるため、所望の一定速度で動作させることができる。第13図の実施例は、例えばダイナミンクメモリのワードドライバなど入力電圧より高い出力電圧を得るための回路として有効である。第15図は、駆動回路の速度を割

御するための他の実施例である。本実施例は、第 11回における電流制御用のMOSトランジスタ より直接出力を得るようにノンインバータを構成 した例である。第15回において入力電圧が高レ ペルとなるとpMOSTpi,Tpaがオフ、nMOS Tri, Traがオンする。この結果、PMOSTri のゲートはVcontとなり、 n M O S T n z のゲート はOVとなる。これによりTpiがオンTwiがオフ して出力にはVcontで所望の値に制御された低流 が流れ会費を充電する。入力INが低レベルにな ると逆にTPzがオフ、TNzがオンして放電動作が 始まりOUTはOVとなる。このときTazのゲー ト電圧はVcont'であるので、Vcontにより放電 の速度も制御できる。本実施例では、電源と出力 の間に2つのMOSトランジスタが直列に接続さ れることがないため高速動作に適している。又、 直列に接続した2つのトランジスタの特性姿動の 影響を考慮しなければばらない第11図の場合と 較べて制御が容易である。

以上駆動図路の動作速度を制御する方法につい

て述べてきたが、第7回から第12回及び第15 図の回路では、その一部に外部電圧Vccが印加さ れている。したがつて場合によつてはVccの変動 を補償するのが困難となるなどの問題を生ずるこ とも考えられる。その場合には、第5回に示した ように制御回路3内に健圧変換回路3Aを設けて その出力電圧V」を一定に保つことにより内部回 路をVccの変動に対して安定に動作させることが できる。この場合、内部健圧VIを低く設定すれ ば、耐圧の低い機細化された素子を安定に動作さ せることができる。第16団は上記のようにチツ プ内に電圧変換回路を設けた一実施例である。第 16回において51は、健圧変換回路3Aより制 御回路内の回路3B、および内部回路2へ世圧 V:を供給するための電源線である。又、ICL は、第11回のMOSトランジスタTP1。TN1の ように内部回路内の各回路DRIVの電流を制御 する電流制御回路である。本構成によれば、外部 電圧 Vccに依らない一定他圧 VI により微細化さ れた素子を安定に動作させることができ、しかも

各々の回路の機能に応じた所望の速度で動かすこ とができる。

第17図は、CMOSインバータの動作速度を 制御する他の手段を示す実施例である。ここでは、 TPIおよびTNIの基板SBP1。SBN1の配圧 を制御することにより、TPI。TNIのしきい電圧 を制御し、その結果としてインバータの動作特性 を制御するものである。本実施例は、しきい電圧 の変動による特性変化を補償するのに好適である。

第17回では、CMOSインバータについて示したが、BiCNOSインバータなどMOSトランジスタを用いる他の国路にも応用できる。又、このように基板钳圧を制御する方式をこれまで述べてきた他の制御法と組合わせることももちろん可能である。

第7図から第17図まででは主にインバータ、 ノンインバータNAND回路等駆動回路の特性を 制御する方法について述べてきたが、集積回路で は、この他に電圧差に応じて出力を出す差動アン プも多用される。以下ではこの差動アンプについ ての実施例を示す。

第1.8回は本発明の他の実施例であり、第1.1 図の制御法をMOSトランジスタで構成された差 動アンプの動作速度の制御に適用した実施例であ る。 同図で IN1、 IN2 は差 助入力、 OUT1. OUT2は差動出力である。本回路においても動 作速度は制御条件や使用条件の変動に対して盛り 図, 第11回と同様の傾向で変化する。 したがつ て、 V cont, V cont' を第11図 (B) と同様に 制御することにより、動作電流が変わり、その結 果として動作速度を製造条件や使用条件に応じて 制御することができる。この差動アンプの出力電 圧は動作電流と負荷MOSトランジスタTpl. Tpl'のオン抵抗の積で決まる。したがつて、助 作電流を決めてNCのオン抵抗とTPL, TPL'のオ ン抵抗の比が一定となるように、 V cont, V cont' を制御すれば、動作電流とTPL、TPL'のオン抵 抗の積すなわち出力電圧は一定に保つたままで、 動作速度を制御できる。

第19回は第18回のTNA, TNA' をNPNバ

第22図は、第21図をNチヤネルMOSトランジスタで構成した実施例であり、第11図〜第13図〜第13図〜第19図のVcont'の発生回路として最適であり、第21図と同様の効果が得られる。

イポーラトランジスタ Q NA、 Q NA、 で置換えた実施例であり、第18図と同様の効果が得られると 同時に、増幅率が大きくとれるなどの特長を有する。

第20回は第19回の電流制御用トランジスタ TNCをNPNパイポーラトランジスタQNCと抵抗 Rc で関換えたものであり、第18回,第19回 と阿様に動作速度が制御できる。また、動作電流 がより定電流化されるため、増紅率を大きくできる競長も有する。

なお、第18-20回においてVccを印加することが、耐圧もしくはVccの変動による特性変動の点で問題となる場合には第5回のようにチップ内部に設けた電圧変換回路3Aにより所望の電圧を与えればよい。

以上、回路2を構成する種々の要素回路の特性を制御するのに好適な実施例について述べたが、 次に、制御回路3の具体的な実施例について述べ

第21回はその一実施例である。 南図で Trat

第23図は第21図と第22図を組み合せた実施例である。本実施例によれば第11図~第13図。第15回,第18図~第19図用のVcont,Vcont、を同時に発生でき、しかも、これらの電圧は同一定電流数を基にして発生されるため、相互の整合性の高い極めて安定な電圧を得ることができる。

第24図はPチヤネルMOSトランジスタTPR とNチヤネルMOSトランジスタTRRを直列に接続して、Vcontを発生した実施例である。本実施例によれば、P、N両チヤネルMOSトランジスタの製造条件、使用条件の変動の影響がVcontの値に反映される。したがつて、第7図~第10図のVcont発生回路として好適である。

第25回は第24回の出力に、増幅器7と帰還 率βの帰還回路8からなる増幅段を付加した実施 例である。本実施例では、その増幅率を充分大き く選ぶと、出力Vcontは

$$V_{CONT} = \frac{V_O}{\theta}$$

となり、βを選当に設定することにより、任意の値を得ることができる。したがつて、 Vo で製造条件や使用条件の変動の影響を反映する他に、βに製造条件や使用条件仏存性を持たせることによりβにその一部あるいは全部の役割を分担させることもできる。

第26図は定電流値CCの具体的実施例の一つである。同図のように定電流派CC」は抵抗RI
ペR4、NPNパイポーラトランジスQNI、QNI
で構成されている。本実施例ではQNIのペース
BNIの電圧は、パイポーラトランジスタの電流増 幅率が充分大きく、またエミツターベース間順方 向電圧をVBEとすると、VBE(R2+R3)/R3の一定電圧となる。

したがつて、

$$i = \left[ \left( V_{BE} \frac{R_s + R_s}{R_s} \right) - V_{BE} \right] / R_s$$

$$= V_{BE} \frac{R_s}{R_s \cdot R_s} \qquad \cdots (2)$$

の一定電流が流れる。VBEは製造条件の変動の影

ポーラトランジスタを用いて実現できる。なお、 本実施例は、電流が流入、流出するいずれの形式 としても使用できる。

第29図はこの特長を括かして、第23図の回 路に上記定電洗派を適用したものである。本実施 例により、Vcont, Vcont'を同時に出力できる。

響を受けにくいので安定な世流を出力できる。

本実施例は接地に向つて外部からiが洗れ込む 形式であるため、第21図のような回路の定電流 源として好適である。

第27回はPNPバイポーラトランジスタを用いて、定電流弧を構成した実施例である。 低圧、 電流の極性が第26回と異なるのみで、動作は全 く同一となる。本実施例は低弧低圧 V cc から i が 流れ出す形式であるため、第22回,第24回, 第25回のような回路の定電流弧として好適であ

第28回は第27回のように電源健圧から電液が流れ出す形式の定根流源をNPNバイポーラトランジスタで実現した実施例である。本実施例では、R1、R2、R2、R3、QN1の動作電流が定電流に加算される問題を有するが、QN1の電流が観率を充分大きくすることにより、その影響は無視できる。

本実施例によれば、Vccから就流が流れ出す形式の定電流源を、作り品く、高性能のNPNパイ

第31図は、第30図においてTPNとCCによって発生される地圧を、Vcontの地圧として供用したものである。本実施例によりVcont、Vcont、を同時に発生することができ、第23図と同様に両者の特性を整合性よく制御できる特長を有する。

第32図はMOSトランジスタを用いて、高安 定の定憶流源を実現する実施例である。

同図で、Trei~TreaはNチヤネルMOSトランジスタであり、Trei は食、Trez は正のしきい電圧を有する。Trez のしきい電圧は正負のいずれでもよい。Rei~Reaは抵抗、7は蒸動増幅器である。

ここで、Rei, Re2の値、およびTNei, TNe2の寸法をそれぞれ等しく設定しておけば、TNei, TNez に流れる電流が互いに等しくなるように動作する。したがつて、TNe2のゲート電圧Vieは、TNe1とTNe2のしきい電圧の差に等しい値の地圧となる。このしきい電圧の差の値は製造条件や使用条件によらず、ほぼ一定に保たれる。

以上の回路において、Trea のドレインおよび

ソース電流は等しいので、出力電流主は.

$$i = \frac{V_{16}}{R_{66}} \qquad \cdots (3)$$

のように扱わすことができる。したがつて、 V re と同一の特性を持つ電流出力が得られ、その値は Reaによつて任意に制御できる。

本実施例は、たとえば第31図の電流級CCに用いるなど各実施例の定電流級として用いることにより、高安定の特性制御が可能になる。

本実施例によれば、パイポートランジスタを用いなくても回路を構成することが可能となるので、MOSトランジスタで構成された集積回路に好適である。

第33回は第21回〜第25回および第30回 〜第31回などの定電流として、さらに好適な実 施例を示している。本実施例は、良く知られてい るバンドギヤツブジエネレータ回路を定電流滅と して応用したもので、特に温度、電源電圧などの 変動に対して高安定の電流を得ることができる。

**岡図においてQs1~Qseはバイポーラトランジ** 

- V B E ( Q S B ) … (4)
ここで V B E ( Q S I ) , V B E ( Q S I ) , V B E ( Q S B ) は
それぞれバイポーラトランジスタ Q S I , Q S I , Q S B B E C ある。
(4) 式において電流 I S I は次式で扱わされる。

 $I_{52} = (V_{BE}(Q_{55}) - V_{BE}(Q_{54})) / R_{54} - (5)$ 

ここで、バイポーラトランジスタQ86とQ86の

スタ、Rs1~Rssは抵抗で、所規の温度特性をも

つ定電流iを作ることができる。なお、isiは抵抗Rsiを流れる電流、isiはバイポーラトランジ

スタQ 52のコレクタ電流、i saはパイポーラトラ

ンジスタQ53のコレクタ電流である。以下では、

出力電流主について説明する前に、まず本回路の

内部電圧VIIの値と温度依存性につき説明する。

なお、以下では簡単のためパイポーラトランジス

タのコレクタ電流に較べてペース電流は無視でき

るものとし、コレクタ電流とエミツタ電流がほぼ

等しいものとして説明する。 惟圧V!!は次式で扱

V:1 = Vse(Qs1) + I s2 · R s2 + Vse(Qs2)

わされる.

エミツタ面積を適当にえらぶことによりパイポーラトランジスタQssの電流密度をパイポーラトランジスタQssの n 倍に設定すれば、

$$I_{82} = \frac{1}{R_{BA}} \cdot \frac{k T}{g} g_{AB} \qquad \cdots (6)$$

が成立する。(6) 式で、k はポルツマン定数、T は絶対温度、q は電子の電荷である。(4)~(6)式 より

$$V_{11} = V_{BE}(Q_{51}) + \frac{R_{52}}{R_{56}} \cdot \frac{kT}{q} s_{nT} + V_{BE}(Q_{52}) - V_{BE}(Q_{58})$$

... (7)

が成立する。したがつてパイポーラトランジスタ Q82とQ86のエミツタ電流密度が等しくなるよう に設計すると第7式の右辺第3項、第4項はキヤ ンセルするので

$$V_{11} = V_{BE}(Q_{B1}) + \frac{R_{BB}}{R_{BA}} \cdot \frac{k T}{q} g_{BB} \cdots (8)$$

が成立し、電気Vェュの温度依存性は

$$\frac{\partial V_{11}}{\partial T} = \frac{\partial V_{BE}(Q_{B1})}{\partial T} + \frac{R_{B2}}{R_{B4}} \cdot \frac{k}{q} s \cdot n \cdots (9)$$

以上の回路において、Qseのコレクタ電流とエミツタ電流はほぼ等しいので、出力電流iは

$$i = \frac{V \cdot i}{R \cdot s} \qquad \cdots (10)$$

のように表わすことができる。したがつて、VII と同一の特性を持つ電流出力が得られ、その領は Rasによつて任意に創得できる。

本実施例を既に述べた各実施例の定域流源として用いれば、極めて高安定の制御が可能になる。

特に温度に関しては、目的に応じて、定電源の温度低数を 0、あるいは正もしくは負の任意の値に設定し、これによつて回路の動作特性を任意に制御することができる。

また、本実施例の内部電圧VIIは高安定の定電 圧源として使用することもできる。このとき、定 電流出力iが不要な場合はその出力編子をVccに 接続すればよい。

VIIは例えば第20図のVcont'として用いることもでき、その場合には遵動増巾器の温度特性を制御することができる。

これまでいくつかの具体的な実施例をあげと、本発明による回路特性の制御法について述べてきた。これらの実施例は容易に実現することができるが集積度を上げるために微細な楽子で構成する場合には来子の耐圧が低くなり、外部電圧Vccを発子に直接依頼することが困難となることもあり得る。又、外部電圧が変動すると所望の特性を得ることが困難となることもあり得る。そのような場合には、第4回、第5回、第16回の実施例の

の低い微細楽子を用いることができる。又、本実施例は、出力振巾もVェとなるので、次段に入力される電圧も安定に制御することができ、次段の動作も安定に保つことができる。なお、Vcont・Vcont′発生回路31,32は複数の回路で共有することができ、その場合でもTp1,TR1の大きさを回路毎に設定すれば、個々の回路を所望の速度で制御することができる。

次に第4回,第5回,第34回等のようにチップ内部でVccより低い電圧を発生するのに好選な電圧変換回路の実施例について述べる。

第35回は、上記電圧変換回路の構成を示した一実施例である。ここでAは電圧変換回路、Fは定電圧発生回路、Gは増巾器である。定電圧VIIを発生する。増巾器Gは上記電圧VIIを増巾して、内部回路2もしくは制御回路の一部3Aに必要なでは、定電圧回路Fと増巾器Gとによつて様々な特性をもたせることができる。例えば温度依存

ように、チップ内部で安定な徴圧V: を作り、こ れをVccの代わりに用いればよい。このとき場合 によりVccを印加しても問題のないところには Vccを印加してもよい。そうすれば電圧V: を発 生する電圧額の负担が減少するのでより高安定に Viを保つことができる。第34回は内部低圧 V: を用いた場合にその動作速度を所望の値に創 御するための一実施例を示している。ここでは、 第11回に示したCMOSインパータを第21回。 第22國の回路で制御する場合例にとり説明する が、これに限らず今まで述べた各種の実施例に応 用できる。第34回ではpMOSTrzとTra, n M O S T naと T nR はカレントミラーを成す。し たがつて前記の実施例と同じようにTPRに対する Teaのサイズを適当に設定すれば駆動回路DRIVの 充能憶流を任意の値に設定できる。又、THRに対 するTriのサイズを適当に設定すれば、放粧電流 を任意の値に設定できる。ここで、pMOSTPR とTpgのソース単圧および電流図CCg の電函電 圧V』を妻子耐圧より低い、値に保てば粜子耐圧

性、外部電源電圧依存性を補償すれば、第34図のような回路の出力振巾をVcc、程度によらず一定とできるのでより高安定な動作が実現できる。本実施例によれば、定電圧回路の出力電圧Viiを増巾できる。そのため、定電圧回路の出力電圧Viiの値に制限されることなく電圧Vi の値を設定できる。

第36図に示した実施例は、第35図において 増巾器Gを差動アンプGDと、帰還回路Hによつ で構成したものである。ここで帰還回路Hは、電 EVIが所望の値をとるときに出力 II に定電圧 VIIに等しい電圧が出力されるように設計する。 本実施例によれば出力電圧 VI の変動を帰還回路 Hを通して帰還しているため、制御線 5 I より供 給する電流が時間とともに高速に変化する場合で も出力電圧 VI の値を精度よく一定に保つことが

第37図は、第35図、第36図の実施例における定電圧発生回路Fの具体的な構成例を示した もので第33図に示した電流源においてバイポー ラトランジスタQ 5 6 のコレクタを V ccに接続した回路である。第 3 7 図の回路において出力電圧 V r 1 とその温度似存性は(8),(9)式で与えられる。抵抗の比もしくバイポーラトランジスタの電流密度の比を変えることにより温度似存性を設定できることは既にのべた通りである。本実施例を第 3 5 図,第 3 6 図に示した実施例の定電圧発生回路 F に用いる場合には、後段の増額器 G あるいは 差動アンプG D、帰避回路 H の温度特性に合わせ

 $\frac{\partial V_{11}}{\partial T}$ の俄を設計することによって、起圧姿

換回路Aの出力電圧VIの温度依存性をゼロもしくは所望の値とすることができる。なお、第37回の実施例においては、外部電圧Vccがバイポーラトランジスタのベース・エミツタ順方向電圧のほぼ2倍、約1.8 Vを越えると電圧VI2はVccに依らずほぼ一定となる。したがつて本実施例を第35回、第36回に用いれば、温度依存性、外部電圧依存性のない出力電圧VIを容易に得ることができる。

GDの具体的な実施例である。

第38回においては、菓子IIに定電圧回路Fの出力電圧VIIが、菓子IIに帰還回路の出力電圧VIIが、菓子IIに帰還回路の出力電圧VIIが印加される。本実施例では、菓子IIに 「IIIが印加される。本実施例では、菓子IIに 「IIIが中から、本実施例では、菓子IIに るため、ゲインが高く電圧VIIの変動けるとかできる。なお、第6回のようにように ネルMOSトランジスタを第7回のようにはポーラーで それたができる。この抵抗は、ゴーランジスタのペース拡散層で構成することができる。 であため、パイポーラトランジスタのコレたが であため、パイポーラとができる。 の不純物層内に形成することができる。 で回路のレイアウト面積を低減できる。

なお、第38回、第39回の差動アンプの電流 源としては様々な回路を考えることができるが、 第40回、第41回のように1個のMOSトラン ジスタで実現することも可能である。ここでMOS トランジスタTIei、TITIのゲートをII に接続 した。VIIは前記のようにVccに対して一定値と なるのでこのようにするとVccに対してアンプの

OGUEY, Journal of Solid-State Circuit, SC-15, Jun. '80

BLAUSHILD, Journal of Solid-State Circuit, S C - 1 3, Dec. '78 に記載の定電圧発生回路などを用いればよい。

第38図は、第36図における差動増巾図路

電流を一定に保つことができる。さらにアンプの 特性を安定に制御する必要がある場合には、第 18~第20回に示したような回路を用いて種々 の制御を行なうこともできる。

第42回は、第36回における帰還回路Hの具体的な実施例を示したものである。

第42図においては、制御線5 I の電圧 V r に対して、出力端子 I r には、・

$$V_{12} = \frac{R_{ss}}{R_{ss} + R_{ss}} \cdot V_1 \qquad \cdots (11)$$

が出力され、第36回の差動増巾器に入力される。 したがつて、定電圧回路Fの出力電圧をVII、制 倒級5Iに出力したい所望の電圧をVIoとして

$$V_{T1} = \frac{R_{02}}{P_{11} + P_{12}} \cdot V_{10} \qquad \cdots (12)$$

を満たすように抵抗Rei, Reiを設計すればVI=VIoでVII=VI2となり制御線5Iの電圧は所 望の電圧VIoで安定する。ここで、定電圧回路Fの出力電圧VIIを前記のように温度依存性がゼロ になるよう設計すれば、上記電圧VEOの温度依存 性もほぼゼロとすることができる。

なお、必要に応じてVioに所望の温度依存性を もたせることが可能なのはもちろんである。

第43回は、第36回における帰還回路Hの他の実施例を示したものである。第43回の実施例においては、制御線5Iを直接抵抗に接続せず、バイポーラトランジスタQ・1のベース電桶に接続した。したがつてバイポーラトランジスタQ・1によつて電流が増巾されるため、第42回よりさらに高速動作が実現できる。またGDの負荷電流も軽減できる。第43回においては(11)式。(12)式は4々

$$V_{12} = \frac{R_{02}}{R_{01} + R_{02}} (V_1 - V_{BE}(Q_{01})) \quad \cdots (13)$$

$$V_{I1} = \frac{R_{*2}}{R_{*1} + R_{*2}} \{ V_{I0} - V_{BE}(Q_{*1}) \} \cdots (14)$$

となるので、(14) 式を満たすよう抵抗 R e 4, R e 8 の値を決めればよい。ただし、この場合は(14) 式より明らかなように、

常動作で用いられる電圧より高い電圧を故意に回 路内の各トランジスタに印加し、ゲート酸化膜不 良などでもともと故障の発生し易いトランジスタ を初期に見つけるエージングテストを実施し、個 頼性を保証している。このエージングテストによ り不良の発見率を向上させるには、正常な妻子が 破壊するよりわずかに低い気圧を各案子に印加す る必要がある。ところが、上記のようにチツブ内 部の電圧変換回路を介して一定の電源電圧を供給 するように構成された集積回路チツブでは、内部 回路に十分なエージング電圧が加わらない恐れが ある。その場合には、第44回に示したように、 電圧変換回路で発生する電圧 V 』を、外部電源電 圧Vccが過剰に大きくなつたときに上昇するよう に設計すればよい。第44因では、外部電源電圧 VocがVoiからVozまでは、内部発生電圧Vi を 一定領Vɪoに保ち、VccがVczを起えるとVccの 上昇にともなつて上昇するようにした。このよう に V ce以上に V ccを上昇させると V z も上昇する ので、エージングテスト時にはVccをVcE以上に

$$V_{10} = \frac{R_{01} + R_{02}}{R_{00}} V_{10} + V_{BE}(Q_{01}) \qquad \cdots (15)$$

となるため、(15)式第2項のために電圧 V roの温 底依存性は、電圧 V r1の温度依存性と一致しない。 この場合には(15)式より、

$$\frac{\partial V_{10}}{\partial T} = \frac{R \cdot i + R \cdot s}{R \cdot s} = \frac{\partial V_{11}}{\partial T} + \frac{\partial V_{BB}(Q \cdot i)}{\partial T} - \cdots (16)$$

となるので、所望の  $V_{10}$ ,  $\frac{\partial V_{10}}{\partial T}$ に応じて(15),

(16)を満たすように設計すればよく、 $\frac{\partial V \text{ to}}{\partial T}$ をゼ

ロとすることもできるのはもちろんである。

さて、以上のような回路を用いると電源電圧 (Vcc)が過大になつたとしても、出力電圧を Vccより低い一定頃にできるので微細な楽子を破 彼から防ることができるという利点がある。とこ ろが反面、有効なエージングテストを実施するに は必ずしも遠さない場合がある。

通常の集積回路では、最終製造工程の後に、通

上げるとチップ内の回路に V roより高い電圧を加えることができる。 そのために有効なエージングテストを行なうことができる。

第45回は、第44回に示した理圧特性を実現するための具体的な実施例を示したものである。 第45回における定電圧回路下は、第37回の実施例において出力限了のパイポーラトランジスタのコレクタと紹子Dの間に抵抗R111を挿入したものであり、差動増申器GDと帰還回路Hとは第36回と同様に接続した。

また、パイポーラトランジスタ Q 111 のコレクタをパイポーラトランジスタ Q 112 のペースに接続し、上記パイポーラトランジスタ Q 112 のエミッタを制御線 5 I に、コレクタを V ccに接続した。本回路においては、外部電弧管圧 V ccが、出力性 E V I の安定点 V ioに達した後、パイポーラトランジスタ Q 112 がオンするまでは V I は V ioに等しく一定で、パイポーラトランジスタ Q 112 がオンする点 V cc とともに上昇する。パイポーラトランジスタ Q 112 がオンする点 V cc は

次式で与えられる。

Vce = V10 + VBE(Q112) + R111・111 … (17) ここで電流111は低抗R111 を流れる電流で次 式を満たす。

$$i_{11} = V_{11} / R_{112}$$
 ... (18)

よって、

$$V_{CE} = V_{I0} + V_{BE}(Q_{I12}) + \frac{R_{I11}}{R_{I12}} V_{I1} \cdots (19)$$

であり、Vce以上にVccが上昇するとV: は次式 に従つて上昇する。

$$V_{I} = V_{CC} - R_{III} \cdot i_{II} - V_{BE}(Q_{II2})$$

$$= V_{CG} - \frac{R_{111}}{R_{112}} V_{II} - V_{BE}(Q_{112}) \cdots (20)$$

以上のように本実施例によれば、外部電圧 V cc が V ccをこえると電圧 V i が V ccにともない上昇 するため、エージングテストを有効に行なうこと ができる。

ところで、Vroの温度依存性をゼロと設計した ときのVceの温度依存性は、(19)式より

きに、(14)式より

$$\frac{\partial V_{II}}{\partial T} = \frac{-R_{02}}{R_{01} + R_{02}} = \frac{\partial V_{BE}(Q_{01})}{\partial T}$$

となるので、(21)、(22)式より

$$\frac{\partial \text{Vce}}{\partial \text{T}} = \frac{\partial \text{Vag}(Q_{112})}{\partial \text{T}} \frac{\text{Riiz} \cdot \text{Res}}{\text{Riiz}(\text{Rei} + \text{Res})} \frac{\partial \text{Vag}(Q_{e1})}{\partial \text{T}}$$

$$\cdots (23 - \text{A})$$

Vcc> Vcg T

$$\frac{\partial V_{I}}{\partial T} = \frac{R_{112} \cdot R_{92}}{R_{112}(R_{91} + R_{92})} \frac{\partial V_{BE}(Q_{91})}{\partial T} \frac{\partial V_{BE}(Q_{112})}{\partial T} \cdots (23 - B)$$

となる。ここで(/タ),(/ウ)式より、

$$V_{CE} = V_{10} + V_{BE}(Q_{112}) + \frac{R_{111}}{R_{112}} \cdot \frac{R_{98}}{(R_{91} + R_{98})} (V_{10} - V_{BE}(Q_{91}))$$

$$=(1+\eta)V_{10}+V_{BE}(Q_{112})-\eta\cdot V_{BE}(Q_{B1})$$
 …(23-C) が成立する。したがつて例えば $V_{CE}=6~V$ 、 $V_{10}=4~V$ としたときには、 $V_{BE}(Q_{112})=V_{BE}(Q_{B1})$ 

$$\frac{\partial \text{ VCE}}{\partial \text{ T}} = \frac{\partial \text{ V}_{10}}{\partial \text{ T}} + \frac{\partial \text{ VBE}(\text{Q}_{112})}{\partial \text{ T}} + \frac{\text{R}_{111}}{\text{R}_{112}} \frac{\partial \text{ V}_{11}}{\partial \text{ T}}$$
... (21)

ーガ、Vcc>VcgでのV: の温度依存性は

$$\frac{\partial V_{1}}{\partial T} = -\frac{R_{111}}{R_{112}} \frac{\partial V_{11}}{\partial T} - \frac{\partial V_{BE}(Q_{112})}{\partial T} \cdots (22)$$

となる。ここで帰還回路Hに第42回の回路を用

いたときは(12)式より
$$\frac{\partial V_{11}}{\partial T}$$
= 0 ゆえ

$$\frac{\partial \text{ V ce}}{\partial \text{ T}} = \frac{\partial \text{ V se}(\text{Q iii})}{\partial \text{ T}}$$

Vco> Vce C.

$$\frac{\partial V_E}{\partial T} = \frac{\partial V_{BE}(Q_{112})}{\partial T}$$

となる。

= 0.8 V 
$$\geq$$
 L  $\tau$   $\eta$  =  $\frac{3}{8}$   $\geq$   $t$   $\eta$  (23 - A), (23 - B)

より
$$\frac{\partial V_{CE}}{\partial T}$$
及び $V_{CC} > V_{CE}$ での $\frac{\partial V_{E}}{\partial T}$  は各々約

- 1.25mV/で及び約+1.25mV/でとなるので帰還回路Hに第43回の回路を用いた場合でもVcgの温度依存性及びVcc>VcgでのVgの温度依存性は非常に小さい。さらに第43回の回路を用いたときに、Vcgの値をVioのほぼ2倍近傍にとることによつてVcgの温度依存性とVcc>VcgでのViの温度依存性も回時にほぼゼロとすることができる。すなわち、Vag(Qiiz)年Vag(Qoi)とすると(23-C)よりカニ1のとき

$$\frac{\partial \operatorname{Var}(Q_{112})}{\partial T} \succeq \operatorname{U}(23-A) + 0 \frac{\partial \operatorname{Vcr}}{\partial T} = 0$$

となる。又、(23 - B)より 
$$Vcc > Vcz \tau \frac{\partial V_1}{\partial T} =$$

0となる。以上述べてきたように、帰還回路Hに

第42図の回路を用いたときも第43図の回路を用いたときにも第44図の電圧特性をほとんど温度変動なく実現することができ、 Vcc <Vce での通常動作領域においても Vcc > Vce におけるエージングテストの領域においても温度依存性のほとんどない電圧 V にを発生でき、内部回路群を安定に動作させることができる。

前記したようにVioに必要に応じて温度依存性をもたせることももちろん可能である。さらに、エージングテスト領域の温度依存性をVioと独立に設定する必要のあるときには、第37回のようにQiii のコレクタをVccに接続しKのパイアス用にRiii と所望の温度依存性をもつ電流弧をFとは別に設ければよい。

第45図においては V cc ≥ V c g において電圧
V r を上昇させるためパイポーラトランジスタ
Q 112 を用いた。しかし、n M O S トランジスタ
で Q 112 をおきかえ上記 n M O S トランジスタの
ゲートを増子 K に、ドレインを V cc にソースを E
に接続して構成することも可能なのはもちろんで

 $V_{H} = V_{I} + V_{BE}(Q_{121}) - V_{BE}(Q_{121})$  (Vcc> $V_{I} + V_{BE}(Q_{121})$  ... (25)

と表わされる。

したがつて、本実施例では

V cc ≥ V 1 + V BE (Q 121) ... (26)

の領域ではVI'はVIとほぼ等しくなる。VIの発生回路に前述の実施例を用いることにより
VI'の温度依存性も制御することができる。本
回路では5I'はバイポーラトランジスタのエミ
ツタに接続されているため、制御線5I'より大
きな電流を供給できる。すなわち回路へ供給する
電流が大きい場合にも電圧VI'を安定に保つこ

第47図は第46図のパイポーラトランジスタをMOSトランジスタでおきかえた例である。本 実施例ではVTH(Miss) をMOSトランジスタの しきい健圧として

Vcc≥V1+VTH(Q182) .... (27)の領域においてV1' はほぼV1 と等しくなる。

MOSトランジスタのしきい電圧は容易にコン

ある。このとき協子KはnMOSトランジスタの ゲートに接続されるので電流を供給する必要はない、したがつて、定電圧発生回路の設計が容易に できる。

以上述べてきた実施例によれば、所望の温度仏存性をもち、所望の範囲で外部健源電圧にもよらない安定した電圧を制御は5 I より供給することができる。したがつて、同一チンプ内の回路を安定に動作させることができる。しかし、制御線5 I より供給される電流が特に大きい場合などにおいては、電圧の変動を助ぐために電圧変換回路Aに電流増巾用のパツファ回路を加えてパツファ回路の出力5 I / を制御線として用いればよい。

第46回は上記パツフア回路の一実施例を示したものでC121。C122は発子Na 、 制御線5 I ′の電位変動を小さくするためのキヤパシタである。 第46回において5 I ′の電圧V:′は、

 $V_{1}' = V_{CC} - V_{BE}(Q_{121}) (V_{CC} \leq V_{1} + V_{BE}(Q_{121})$ ... (24)

もしくは

トロールできるので、本実施例では V ccの低いう ちから V r'を V r と等しくして出力電圧 V r' の安定化を図ることができる。

上記した2つの実施例では、電圧Vェ と、バツ フア回路の出力電圧 V:′ が等しくなる外部電圧 の範囲が、(26)式,(27)式で表わされるようにバ イポーラトランジスタのペース・エミツタ間の胤 方向電圧もしくはMOSトランジスタのしきい電 圧によつて制限されてしまう。したがつて例えば、 外部電圧Vccが4V以上において電圧変換回路の 出力電圧 Vェ が4 V で一定になるように設計した としても、第46図のパツファの出力電圧Vピ は、Vccが約4.8V 以上にならないと4V一定 とならない。そのため外部電圧Vccに対する内部 回路の動作マージンを狭めてしまうこともあり符 る。そのような場合には、第48図に示したよう なパツフア回路を用いればよい。第48図は、 5 I′をPチヤネルMOSトランジスタM141 のドレインに接続し、該MOSトランジスタのソ ースを外部電源Vccに接続して、ゲートG141

を登動アンプ〇の出力電圧で割御するようにしたものである。ここで、登動アンプの入力増子とは、ないでは、登動である。ここで、登動で力電圧 VI と、本には、ファ回路の出力電圧 VI を入力した。 を押している。 を押している。 を押している。 を押している。 では、世圧 VI は、世圧 VI が 第46 国の実施例とは異なり、 出力電圧 VI に等してするに、 ができるのでかできる。

第49回は、第48回の具体的な回路構成の一例を示したものである。第49回において端子P。 Pには各々逆相の信号を印加する。以下では、信号Pが高レベル、Pが低レベルにある場合について回路動作を説明するが、信号Pが低レベル、Pが高レベルにある場合でも同様である。また、本実施例の説明については、Vccを5V、VIを4Vとして説明するが、他の電圧関係にあるときに

ない。一方、ペース電位Vassaは1.6V である ためパイポーラトランジスタ Qısa のペース電位 は常にコレクタ電位より低い。よつてバイポーラ トランジスタQ182 が飲和することはない。バイ ポーラトランジスタQ184 のペース低位は♡1′ - 2 . 4 V 、コレクタ電位は V cc - 2 . 4 V であ り、通常V:はVccより低いゆえQ186 も飽和す ることはない。ところで制御級5g′に接続され る回路が待期状態にあるときには、 5 I′ より流 れる電流は少なくほぼ一定である場合が多い。こ のときにはアンプに流れる電流をへらしても、 Viを一定に保つことができ、 電流をへらすこと により消費電力を低く押えることができる。その ためには、抵抗R182 の抵抗値をR181 より大き くし、MOSトランジスタM188, M184, M188 のゲート市を各々Miss, Mis7, Miss より大き く設定し、かつ5 I′に接続される回路が待期時 にあるときは端子P. Pの電位を各々低レベル, 高レベルに切りかえればよい。

なお、第35図~第49図で述べてきた電圧発

も同様である。また、簡単のためパイポーラトラ ンジスタのペース・エミツタ電圧は 0.8 V であ るとして説明する。Vェ が4Vのとき、パイポー ラトランジスタ Q 183のペース億位 V B 163は 1 . 6 Vとなる。このとき、嫡子5Ⅰ′の他位Vェ′ は 4 V、パイポーラトランジスタQ184 のペース触 位Vві84は1.6V となる。ここでV゚′ が低下 するとV8184も低下し、パイポーラトランジスタ Qisa のコレクタ電流は減少する。一方、パイポ ーラトランジスタQ188 のコレクタ電波は増加す るため、抵抗R181 を流れる電流が増加する。そ の結果MOSトランジスタ Mileiのゲート V GHI41 が低下する。よつてMOSトランジスタM141 の ドレイン電流が増加してV1′ が上昇して4Vに 回復する。逆に、Vェ' が上昇すると Voniai が 上昇し、MOSトランジスタMi4i がオフして V;′ は下降し4 Vに回復する。なお、ここでパ イポーラトランジスタ Qısa のコレクタと∀ccの 間にダイオード D 158~158 が直列に接続されてい るためコレクタ 覚位は 2.6 V より下がることは

生回路の出力V:又はVi′を第34回の電源など以外に第7回〜第10回のVcontとして用いることもできる。前述したように、第35回〜第49回の実施例によれば、Vi,Vi′の、外部電圧Vcc、温度による変動を制御できるので第7回〜第10回の回路特性をVcc、温度について一定に保つことができる。したがつて、製造条件の変動にくらべて特にVcc又は温度変動が問題となるときには有効である。

これまで、回路動作を制御する具体的な方法について述べてきたが、このうち内部回路の特性を検出して制御する手段としては、第48回のように電圧値を検出するものを中心に述べたきた。しかし、場合によつては次のように信号の位相差を検出して制御する方法も使うことができる。

第50回は、第2回の構成による具体的実施例を示している。本実施例では、回路2内の所定の2つパルスψ1, ψ2の位相時間差Δtを検出し、これに応じ2の動作を制御し、その動作速度を一定に保つ例である。

同図でF/Pはセット・リセット形のフリップフロップであり、 φı と φ s の時間差 Δ t に等しいパルス幅の信号 φ i を出力する。 S W i , S W a , S W a はスイッチ、 C i , C H は容量、 V REP は参照用の基準電圧である。以下、本回路の動作を同図 (B) を参照しながら説明する。

まず、 ≠ 1 が入力されると ≠ 1 が記している。
これによりSW 1 がオンとなり、容量C 1 が定電
洗すで充電されC 1 の電子31の電圧は徐々に上
昇する。 Δ t 時間経過後に ≠ 2 が入力になると、
申 1 は低電位になり、SW 1 はオフになしたでなる。 したの電圧は ≠ 8 が入力になりをです。 この電圧は ∀ NL U で SW 2 がオンとなる。 は ≠ R によつて SW R によって SW C I は ≠ R によって SW R がオンとなるため、 3 2 の電圧は V NL に がオンとなるため、 0 とは は ≠ R によって 動作に がオンとなる。 に 取りは、 増 を T に なって を 限用電圧 V R E F と れ に よって 応 圧 を 5 に 出力し、 これに 対 2 の 動作特性

2 を構成する内部回路 2 ′ の一部で 2 のダミーとして 4 を構成し、その出力 ¢ 1′ 、 ¢ 1′ で動作特性を第50 図と同様の方法で検知し、2 の動作特性を制御する。2 ′ としては第7 図のようなインパータを用いてリングオシレータを形成してもよいしその他目的に応じて様々な回路形式を選ぶことができる。

本実施例においても第50図と同様の効果が得られる。

 を制御する。2の回路は、第7回~第20回の如き回路で構成され、その動作特性が5の冠圧によって変化するようになつており、最終的にはVrierとVHLの値が等しくなるように割御される。この結果、2の回路特性は一定に保たれる。

本実施例では、2の動作特性を直接検知してその特性を制御するので、予め考慮した変動要因以外によつて特性が変化してもそれに応答することが可能であり、極めて精度よくその特性を制御できる。本実施例のVREP 、iは、制御精度を支配するため、高安定の必要があるが、VREP としては、第32図。第37図の実施例が使用可能でありまた、iとしては、第26図~第33図の各実施例が使用可能である。

なお、ここでは、回路2の動作特性を ∮ 1・ ∮ 2 の時間差で検知したが、その他の例えば動作電流 量を検知して特性を制御することなども考えられる。

第51図は、第3図の実施例に第50図の実施 例を適用したものである。本実施例においては、

にするとパイポーラトランジスタの本来のコレクタ COの間位より、第2のコレクタ間框の間位は低いので、これとMOSトランジスタを通じて接続されたベースの間位はコレクタ COの間位より高くなることがない。したがつてパイポーラトランジスタの飽和を効果的に防止することができる。本実施例は第12図に限らず用いることができる。

第53回は、上述した各実施例をDRAMに適用した具体的実施例である。

阿図でMAはメモリセルアレーであり、メモリセルMCが2次元的に配置されている。 PCはデータ線プリチヤージ回路、 SAはメモリセルからデータ線に出力される物少信号を増配するセンフであり、 P, N両チヤネルMOSトラングスタで構成される。 ABはアドレスカAinを内部信号は変換するアドレスパツファ回路、 XーDec& Driv. は、それれの方面をサーダ・ドライバ、 Yデコーダ・ドライバで プラークにメモリの動作の特徴時のデータはカージ電圧発生回路、 SAD, SAD, SAD, SAD,

アンプSAの駆動回路、WCはデータ入力信号
Dinを存き込み信号WEの指示によってスタ信号WEの指示に回路、 MEを込みの数をといるの数ではいるの数ではいるの数ではいるのではいるのは、MAではいるのは、MAではいるのが、 MAではいるのが、 MAではいるのではいる。 MAではいるのではいるのでは、 MAではいるのでは、 MAでは、 MAでは、

本回路の動作は、CEが入力されるとメモリ動作が開始され、AinがABによつて増幅されて、Dec、Y-Decに信号を供給する。その信号に応じてX-Dec&Drivによつて1本のワード線Wが選択されるとメモリセル内のCsに誇えられた情報電荷がデータ線に出力される。その結果データ線上に微小信号が現われ、SAにより増幅される。Y-Dec&Drivによつて、選択されたデー

的にした制御が考えられる。動作速度を一定に保 つ方法は既にいくつか述べた実施例に従えばよい。 メモリセルアレー部の制御法についてはいくつか 考えられる。まず、メモリセル内の Ca の純級順 厚の電界を一定に保つ方法がある。情報電荷Qs を大きくして安定に動作するためにはCaは大き い程よく、より小さい面積で大きい Cs を実現す るために、その誘策体としての絶縁膜の厚さ toxa を半導体チップ内で最も薄くするのが一般 的であり、 Cs の絶縁耐圧がチップ内で最も低く なるからである。この電界Eoxa を一定に保つて 信頼皮を補償するためには、絶縁膜のばらつきに 応じて、SAD,DP,WCなどの出力電圧を制 御して、 Cs に甞き込まれる電圧 Vs を制御すれ ばよい。このとき、情報電荷量 Qs は次のように 表わされる.

Qs = Cs · Vs

= & oxs · Aoxs · Eoxs

タ線信号が1/〇、「/〇に出力される。この信号はMAによつて増幅され、Dout として外部に出力される。存き込み動作はWCを介して、上記と逆の経路によりメモリセルに信号が存き込まれる。

以上のような構成において穏々の目的の制御が可能である。

まず、回路全体の動作速度あるいは信頼度特性などを一定に保つ制御法があるが、これについては、既にいくつかの実施例で説明したように、制御回路3で、製造条件や使用条件に応じて、制御対象となる各々の回路に合致した信号を5に出力し、それぞれ制御すればよい。

次に個々の回路毎に目的に応じて制御する方法が考えられる。特にDRAMではメモリセルアレー部は最も微細な素子を用いて構成されるため、他に比べ素子耐圧が低く、信頼度の低下の問題を生じ易い。したがつて、メモリセルアレー部は高信頼化、その他の回路は動作速度との安定化を目

ここで coxs は膀電率、Aoxs はCs の面積である。

したがつて、Eoxs を一定に保てばQs も一定に保たれ、信頼度が向上すると共に、動作も安定化する。また、温度が高くなると、MC内の拡散閉リーク電流が増加するので、安定動作に必要な最小情報電荷量も大きくする必要がある。したがつて、温度が高くなるにつれて、Qs 、すなわち、Eoxs を大きくして、信頼度をさらに向上させる制御法もある。

この場合、温度上昇とともにMOSトランジスのs。が下がるのでデータ線充放電電流のピーク値をそれほど大きくせずに制御できる。

次にメモリセルのMOSトランジスタに着目した制御法がある。このMOSトランジスタはチツプ内で最も強靱でその絶縁破破耐圧、ホツトキヤリア耐圧が他に比べて低くなる場合が多いためである。MOSトランジスタの各種耐圧はゲート侵し、が短かく、ゲート絶縁護厚toxが薄くなる程低下する。したがつて、L。が短かく、Toxが裸

くなるにつれてワード線、データ級などの印加電 圧を小さくするとよい。印加電圧の制御は能に述 べたと同様にして行なうことができる。また、前 に述べたように温度が下がるとホットキリワウ にも低くなる。したがつて、温度が下がるとすり 下電圧、データ線電圧などを下げるよすれば よい。これにより、安定で高信頼の特性を得ることができる。またここで述べた制御法に上述可能 である。

以上、説明した英庭例によれば、 DRAMの動作を種々の目的に応じて制御することができる。なお、前述したように DRAMでは高集積化を進めるため、微細な妻子を使う必要がある。 現在は、電源電圧 Vccとして 5 Vを用いているが、 今後、4 M, 16 Mピットと 高集積化を適めるには妻子の耐圧の低下から考えて 5 Vを直接微細化された妻子に印加するのは困難となると予想される。しかし、 Vccを 5 Vより下げるのは、 従来の DRAMとの互換性から考えてユーザーに負担をかけるので

好ましくない。そこで、DRAMにおいても第4 図、第5回などのように制御回路によりVccより 低い電圧を発生させて微細崇子を保護した上で、 各種の制御を行なうことができる。

第54因は上記のような電源回路を含んで構成 した制御回路の一実施例である。第54因におい て、511′は、アドレスパツファ・デコーダ。 クロツクドライバなどの周辺回路にVccより低い 電圧Vェ′ を供給するための制御線、5I2はワ ードドライバにV!′ より高い危圧Vcnを供給す るための制御線、513Hおよび513Lは、セ ンスアンプSAの駆動図路SAD, SADを制御 するための制御線である。なお、ここでは省略す るが、第54回において制御回路3にはその他必 要な制御回路を含んで構成するのはもちろんであ る。第54回は、安定でエージングテストに適し た基準電圧を発生するための定電圧発生回路下。 バイポーラトランジスタQ112 , 比較器GD,帰 遠回路HLと、基準電圧VI を基に、アドレスパツ ファ、デコーダ、クロツクドライバ等に∨ccより

低いVェ′ を供給するための比較器OとMOSト ランジスタM141 . さらにワードドライバ等に Vi' より高い電圧 Venを供給するための動作時 用高電圧発生回路HOP, 特期時用高電圧発生回 路Vst及びデータ線電圧Voとデータ線充電電流 をコントロールする駆動回路DRV, DRV′よ り成る。本構成によれば、Vェ′ はVェ と等しく、 又、 V c H や V o も V I ′ を 括に 決まるため、 DRAM 内の内部電圧をすべてVェ で制御できることにな る。したがつて、前記の実施例によりメモリセル アレー周辺回路ともに温度およびVccの変跡によ る特性変化を受けることが少なく非常に動作の安 定したDRAMを実現することができる。又、エ ージングテストを有効に行なえることはもちろん である。なお、第54回の定電圧回路Pに第37 図,第45図の爽施例を用いたときには次のよう にしてその消費能力を低減することも可能である。 すなわち、第37図。第45図に示した定憶圧回 路Fでは、出力電圧Vェュは(15)式のように抵抗の 比で決まる。また、エージング電圧特性も(20)式

のように抵抗の比によつて決まる。そのため抵抗 の絶対値によって特性が変化することがなく製造 ばらつきの影響を受けることも少ない。したがつ て抵抗の絶対領を一律に2倍(2>0)すること によって抵抗比は不変のまま電流のみを所望の領 に設定することができる。電流値を小さくすると 場合によっては同一半導体券板上の他の回路から のノイズなどの影響を受けやすくなることもあり えるが、その場合には、本芸準電圧発生回路Fを 含む半導体装置が動作状態にあるときには基準域 圧発生回路Fに流れる電流を多くしてノイズなど による世圧変動を防止し、特機状態にあるときに は電流を低減して消費電力を低減すればよい。第 55回、第56図はそのための具体的な実施例で ある。第55図においては、基準電圧発生回路F の正電源ペ子Dと、外部電源Vccの間にpMOS トランジスタを設けてある。また、第56図にお いては基準電圧発生国路Fの接地端子と、接地電 源の間にnMOSトランジスタを設けてある。こ れらの実施例によれば、pMOSトランジスター

TM200あるいはnMOSトランジスタTM 210のゲート電圧を変えることにより、基準電 圧発生回路Fの電流値を容易に制御することがで きる。例えば、第55図の実施例では、ゲート線 子200の徴位を下げるとpMOSトランジスタ M200の抵抗値が下がり基準億圧発生回路Fに 流れる電流が増加する。また、ゲート端子200 の危位を上げるとpMOSトランジスタM200 の抵抗値が上がり基準電圧発生回路ドに流れる電 流が減少する。したがつて、第55図の実施例に よれば基準電圧発生回路Fを含む半導体装置が動 作状態にあるときには端子200の電位を下げて、 符機状態にあるときには蝎子200の電位を上げ てやれば、動作時にはノイズなどによつて電圧値 が変動することを防止し、待機時には電流を少な くして消費電力を低減することができる。第56 図の実施例においても、半導体装置の動作時には 始子210の電位を上げ、待機時には焼子210 の低位を下げることにより同様の効果を得ること ができる。第56図の実施例では、nMOSトラ

ンジスタを使用しているため、第55回の実施例におけるPMOSトランジスタよりが一トできるのを使うことができる。第55回の外でできる。第55回のように、電源と基準電圧発生回路Fとののように、電源と基準である。以び、スタのソースドレインでは、よいでは、のように、第37回路に印が、は、近近に、第37回路に、電圧ができる。できるとができるはは、150点に、電圧を倒っているには、できる。

第54回の制御線51′を電源として動作するアドレスパソファ、デコーダ、クロツクドライバ等の駆動回路としては、第9回から第17回に示したような実施例においてVccをVi′としたものを用いればよい。又、必要に応じて第7回、第8回のVcontをVi′としてもよい。なお、第7回から第17回では、デコーダなどに使うNAND回路などの首項回路を省略したが、例えば第11回

さらに、外部入力信号が直接印加されるアドレスパツファの初段等は、外部入力信号の振幅が不十分な場合には貫通電流が大きくこの部分の電源をVi′とするとVi′の電流が増加してVi′を安定に保つことが困難となる場合もある。その場合には、初段のみをVccで動作させることも可

依である。

次に、第54回においてデータ線の充放電を制 御するための一実施例について述べる。

DRAMではデータ対線をメモリセル(1ケの MOSTと1ケのキヤパシタで構成されるメモリ セルなどの例がある)の読み出し情報に応じて、 PMOSとnMOSで形成されたよく知られたセ ンスアンプで充放性することが行われる。このと きメモリセルのキヤパシタに許えられる電荷量 Qc はデータ線単圧 Vol.とキヤパシタの容量 Cs の積となる。DRAMでは上記Qc 安定に保つこ とが借報性の点より氫ましい。したがつてデータ 線電圧Volを外部電源電圧Vccと温度に依存しな いようにできれば、外部条件によらず安定で信頼 性の高い動作を確信することができる。また何時 に動作に感影響を与えない範囲でVoleVccより 低い低に設定すれば消費能力を低減できる。さら に、たとえば最新のメガビツトDRAMでは、\* 1024対のデータ線を同時に高速に充電する必 要がある。このデータ線の合計の容量は500~

1 0 0 0 p F にも達するので、過渡電流が問題となるので過渡電流の低減も望ましい。又、データ 線の充放電に伴うノイズを低減するためにデータ 線の充放電を対称に行なうことが望ましい。

本実施例はデータ線電圧Vヒレを前述の電圧変換 回路により制御してV1'と等しくしてVolの外 部電源低圧依存性,温度依存性をなくすと同時に、 電圧 Volte Vccより低くして消費電力を低減し、 さらにデータ線充放性の速度を制御することによ り上記過渡電流とノイズを低くするためのもので ある。以下本实施例を説明する。データ線の充電 はヵMOSを含んで形成されたセンスアンプであ るフリップフロップの共通線clに接続された駆 動回路DRVで行われる。本実施例では、この駆 動同路がカレントミラー回路と比較器で構成され ていることに特徴がある。カレントミラー回路は、 トランジスタQ1、Q2から収る一種のインパータ によつて制御される。Q<sub>2</sub> がオン、Q<sub>1</sub> がオフの 場合は Q a と定電流源(i / n )と出力駆動トラ ンジスタ Qo との間でカレントミラー回路が形成

線はVpL/2にプリチヤージする。この状態で、 選択されたワード線にパルスが印加されると各デ ータ対線には微小な差動の読み出し信号が現われ

る。この様子を第58回においてDo, Da対称で 代表的に示している。その後、nMOSTとpNOST で形成されるセンスアンプで、低電圧傾は0Vに 放電され、高電圧側はVェ' まで充電される。放 覚はMOSトランジスタT+\*により行われる。こ こでは充電のみを以下に述べる。clは入力パル ス々を印加することによつて駆動される。入力パ ルス々がオン(高電圧が入力)となると、制御回 路ANDの出力電圧は高電圧となり、Qoのゲー ト電圧Voは定電流版の出力電圧Vaとなり、 Qnは負荷を一定電流iで駆動する。この結果、 負荷の電圧♥。は♥1′/2 から一定の速度で上 昇するが、Vr′を越えると比較器が作動し制御 回路ANDの出力は低電圧となりQ」がオンし、 Qı はオフし、Qo はオフとなり、Vo はほぼ V:' にクランプされてしまう。これによつて各

され、Q。がオフでQ」がオンの場合は、Q。はオフとなる。ミラー国路内の電流駅の電流队の電流、入口を
i /n、MOSTのゲート幅をマ/n、Q。のゲート幅をマンは、Q。のオン電流は定電流
となる。製造プロセスのばらつきによって電流である
化してもi /nを一定にしておけばQ。の製動で
法はほぼ一定となる。ここで定電流派をi /n・
マ/nとしているのは、消費電流を小さく、かっ
占有面積を小さくするためであり、nは大きい
がよい。

比較器は、電圧変換回路の出力電圧Vi'(たと えば4V)と出給電圧Voを比較するものである。 Vi'>Voでは比較器の出力は高電圧となり、効 にVi'<Voの場合は低電圧となる。

以上の準備のもとに動作を説明する。

通常のDRAMでは、プリチヤージ期間中はデータ対線はVpLのほぼ半分の値に設定される、いわゆるハーフプリチヤージ方式なので、プリチヤージ期間は、共通駆動線caあるいは全データ対

データ対線の一方のデータ線は $V_1'$  / 2 からほぼ $V_1'$  に充意される。

放電についてもすが印加されるとnMOSTwa'とTwa'かカレントミラーをなすので、充電と同様に速度を制御できる。

次にワード線の駆動回路の一実施例について述べる。DRAMにおいては、ワード線の電圧をデータ線の電圧よりおよそ2Vほど高くする。デー

タ線の電圧を例えば4Vとすると、ワード線の電圧はおよそ6V必要となり、ワード線をVccの値 5V以上に昇圧する手段が必要となる。Vcc以上に昇圧されたVn によりワード線を駆動する回路としては、例えば、第59図の回路を用いることができる。Vn の発生回路については後に述べる。

まず、第59図の回路の動作を第60図の様圧

波形図を用いて説明する。Eが高電位の状態でC
が高電位になるとnMOS11を通してFの電位
はVA-VT11nの電位となる。次かしFの電位
になると、12(pMOS)がオンしFの電位
になると、12(pMOS)がオンシーラーンと
になると、12(pMOS)がオンシーラーンと
になると、12(pMOS)がオンシーラーンと
になる。この結プログラーンと
はなったがある。はないのでではない。
はないのでではない。この
はないのは、Eには電位になる。この
は果13がオンし、
には電位になる。この
はないまり、13がオン

16がオフレノードGがVnとなり、出力Dが高速に高電位に充電される。この出力の高電位は
Vn-Vssである。なおこの四路では第60回路ではないは第60回路でなっての四路でなった。な低電位になるまでの期間 tcsが長いと下の高電位はVA-Vtiis にしばらくとどまるのほでなった。はは近近が存在するものがある。とにはなっていたといいると関時にEを短からにはCが高電位になると同時にEを低端できる。

本回路によれば、出力にパイポーラトランジスタを用いているのでワード線を高速にV\*+-V®をに充電することができる。なお第7国において、パイポーラトランジスタ15を用いずに、Gを直接出力としてもよい。このときは出力電圧はV\*\*を発生させればよい。そのためパイポーラを用いるときより電源Gの設計が容易となる。又、MOSトランジスタで構成するため製造プロセスが単純

となるという利点もある。なお、第59回の回路でも第13回のように魅惑との間にMOSトランジスタをそう入して動作速度を制御することも可能である。

第61図は、電圧 Vr'を基準に Vcc以上の高電圧を得るための回路の実施例であり、第62図はその動作波形である。以下、第62図を用いて 第61図の回路の動作を説明する。

第61回の回路は、DRAMにおいてRAS信号に同期してVCH端子を昇圧する回路である。 RAS信号が低レベルとなりDRAMが動作状態に入つたときに第23回に示したように、 + 1PS を低レベル、 + 2PS を高レベルとし、 + 1S, + 1SA を高レベルに避移する。この結果、あらかじめ Vccと同一電位にプリチヤージされていたG1, G2, G3, G4のうち、G1とG2がMOS容量MC221, MC222によつて昇圧され、その結果 MOSトランジスタM220, M22Aを通してG1よりG4, G3に電流が流れ、G3, G4の電位が上昇する。このとき、G2がVcc以上に昇圧され ているので、G3,G4の電位はMOSトランジ スタM 320、M 224の しきい健圧に制限されること なく昇圧することができる。次に f 18と f 18A を 低レベルに立ち下げて 4 28, 4 22を高レベルに遷 移する。その結果G1、G2が低レベルに遷移し G3、G4は昇圧される。このとき、G2の電位 はψユႽが高レベルとなるとMOSトランジスタ M 21B がオンするので O V となり、M O S トラン ジスタM22A は確実にオフする。このため≠25の タイミングのずれ、あるいはカツブリングノズル などでG2の電位が上昇することはない。したが つてG3より、MOSトランジスタMュュc を通し て無法が溢れ512が昇圧される。このとき、 MOSトランジスタG4のゲートと511′の間 には、ダイオードを6ケ直列に接続してあるため、 G 4 の電位は、 V cu + 6 V seでクランプされる。 その結果、Vn の電圧は、MOSトランジスタ M22 のしきい電圧をVT22CとしてVI' + 6 VBE - Vrazeにクランプされる。例えばVi′ を4 V、 Vse & 0.8 V , Vr21c & 0.8 V とすると. 8

Vとなる。ここではダイオードを6ケ用いたが、 この数をかえることにより、VI' に対してVH が一定電圧以上とならないようにすることができ るので例えばVn にワードドライバを接続した場 合にはワード線電圧を所望の値にコントロールす ることができる。次に、DRAMのRAS信号が 高レベルとなつたときに、 ♦ 25 . ♦ 88を低レベル に戻し、≠1PS を高レベル、≠2PS を低レベルと する。この結果MOS容量MC220 によりG5の 単位が昇圧され、pMOSトランジスタM221 を 通してMOSトランジスタM225, M226, M227, Masa のゲート電圧がVcc以上に昇圧され、これ らのMOSトランジスタによつてG1、G2, G3.G4の電位はVccとなりはじめの状態にも どる。なお、ここで、MOSトランジスタM228 は、M124 のドレインに高圧がかかるのを訪いで Masa を保護するためのものである。なお、ダイ オードを直列に用いた場合には、Vaeに温度依存 性があるため、VH が温度仏存性をもつてしまう。 これを解決するには、 fig~ fagの提巾をVccで

なくV<sub>1</sub> としてクランプ回路を省略してもよい。 このときに 5 I 2 の電圧を所望の値とするには第 6 3 図のような回路を用いてもよい。第 6 3 図で V C H ' を第 6 1 図のような回路で高圧に保てば 5 I 2 には

# VREFX Rest + Ress

のリークを補償する回路を別に設ければよい。そ のためには、第61回~第63回の実施例で容量 やトランジスタのサイズを小さくして賃液駆動化 カを小さくしたものを別に設けてRASと独立に 動作させてもよい。あるいは第64図のような回 路を用いてもよい。以下、第64回の回路の動作 を第65図を用いて説明する。→を低レベルとす ると、 M O S トランジスタ T M 240, T M 241, T M 248 によつて G 240, G 241, V n が V cc 近く にプリチャージされる。次にφθを高レベルに立 ち上げるとインバータ I 241と I 242の出力は各々 高レベル,低レベルとなる。したがつてG240 が Vcc以上に昇圧され、G240 へ電流が流れG240 の電位が上昇する。次にφθを低レベルとすると、 インパータ「1241、「242の出力は各々低レベル。 高レベルとなりG241 がさらに昇圧され、 Vn へ 電流が流れる。以上のように ø θ を周期的に立ち 上げ立ち下げることによりVnの地位は上昇する。 V CH の上昇とともにダイオードQ D 240~ Q D 248

によつてGase, Vose の電位も Vos - 6 Vseの

関係を保つて上昇する。MOSトランジスタ
T M 24 e のしきい地圧を - V T 24 e としたとき V H
が V 1 ' - V T 24 e + 6 V B E 以上となると、 V G 24 e
は V 1 ' - V T 8 e となつて、 T M 24 e がオフし、
D 2 4 7 の電位は MOSトランジスタ T M 24 7 に
よ り O V と なる。 その 結果 N A N D 回路 N A 24 0
の 出力 θ b の 電圧は 高 レ ベルに 固定 され 昇圧 動作
は 停止する。 その 後、 制御線 5 I 2 より流出する
電流 I H に よ り V H の 電位 が 下 が り、 V I ' V T 24 e + 6 V B E 以下となると 再び M 24 e が オン し
て V H の 昇圧 動作 が 始まる。

以上のように本回路によれば、V H の電位を Vccより高いV I' - V T 24 E + 6 V B E に保つこと ができる。V I' は 4 V 、 V T 24 E を O . 5 V 、 V B E を O . 8 V とすると、V H は 8 . 3 V となる。以 上のように本突施例によれば、チャージポンプ回路と前述したレベルシフト回路を組み合わせることにより、出力電圧 V H を V ccより高い一定の 他 圧に保つことができる。なお、クランプのための ダイオード Q D 24 E ~ Q D 24 E の数を場合に応じて 増減してもよいことはもちろんである。又、勘合 により V cH より Q D s to~ Q D s t 8 を流れる電流が 大きすぎる場合には、第66図のようにQD ±4.6 をパイポーラトランジスタとし、コレクタを V cc ペースをQD\*\*\* の出力につなぐことにより、1 ノ h reに上記電流を減らすことができる。なお、 の値となるように抉めればよい。又、MOSトラ ジスタTM 248 を抵抗など他の妻子で聞きかえる ことができる。MOSトランジスタを用いる場合 には、ゲート幅Wに対してゲート長Ls を大きく とることにより比較的小さい占有面積で容易に高 い抵抗値を得ることができる。さらにここでは、 ダイオードとしてpn接合型のダイオードを想定 した。 p n 接合型のダイオードは、例えばパイポ ーラトランジスタのペースとコレクタを接続する ことにより容易に実現できる。このためパイポー ラトランジスタと同時に形成でき、製造工程を簡 粜化できる。このとき、抵抗もパイポーラトラン ジスタのペース階を用いて実現すれば、さらにエ

$$V_{BE}\left(1+\frac{R_A}{R_B}\right)$$

とできるので、RAとRSの比をかえることによって連続的に電位差を変えることができる。その他、種々の変形が可能であるが、第69図に示した実施例は、nMOSのみで第1図のレベルシフト回路しを構成したものである。本実施例では、クランプのダイオードをnMOSダイオードとし、パイポーラトランジスタQ1・抵抗RをそれぞれnMOSM51、M82でおきかえた。本実施例では、VHとV1′との関係は、TH81のしきい電圧をVTDとして

VH = VI′ - VT246 + VTN51 + n VTD となり、しきい電圧 VTDを単位として電位差を設定できる。本実施例においては n M O S ダイオードM D 5 1 ~ M D 5 1 を通して流れる電流は n M O S M s a を通して流れるパイアス電流 I N のみであるため 5 I 2 の電流供給能力を必要以上に 程の簡素化ができる。 p n 接合ダイオードの順方向電圧 V s e は、通常 0 . 8 V 程度であるために、第 1 図の実施例では電圧 V n と V i との差は、 0 . 8 V を単位とした傾しか取ることはできないが、場合によつては V n と V i との差を 0 . 8 V の n 倍(n = 1 , 2 , …)以外に設定する必要がある場合もある。 そのときには、 0 . 4 V 程度の順方向電圧 V p をもつショットキーダイオードを用いれば、

VH=VI' - VT146 + i VF となり、0.4 V を単位として VH の値を設定で きる。又、第67 図に示したような n M O S ダイ オードを用いてもよいことはもちろんであり、こ の場合は n M O S T HA のしき電圧を V T HA として VH=VI' - VT248 + i V T HA

となるので V THA を単位として電位差を可変にできる。なお、第4回に示すような回路をダイオードのかわりに用いて任意の電位差を作ることもできる。第4回においては、端子3Aと3Bの間の電位差は、

本発明は、上記のようにDRAMだけでなく SRAMに適用しても有効である。第70回は、 nMOSトランジスタと抵抗を用いて構成した SRAMのメモリセルの一例である。例えば電圧 Vcro を本発明の電圧変換回路より供給すれば、

メモリセル特性の温度仏存性および外部電源電圧 **仏存性をなくすことができるためソフトエラー耐** 性が向上するなど非常に安定なメモリ動作を実現 できる。このとき、Vc7o より供給される電流す なわちメモリセルの保持電流は非常に小さくしか もほぼ一定のDC包流であるので電圧Vcro を一 定に精皮よく保つことが容易になる。さらに、デ ータ線 D L 。 D L の 他圧すなわち 存き込み 他圧あ るいはワード線Wの低圧を安定に制御すればより 信頼性が向上する。そのためには本発明によつて 得られる上記電圧V: をもとに書き込み電圧を決 めれば、温度仏存性および外部地圧依存性を無く すことができ、さらに信頼性を高めることができ その他SRAMの周辺回路に用いる駆動団 路、差勘アンプについてもこれまで述べてきたよ うな制御を行なうことにより安定で信頼性の高い 動作を実現できる。

さらに本発明はメモリ以外の論理 L S I においても同様である。また、第53 図においては、制御回路では、周辺回路の特性を6 によつて枚知し

合には、それよりもさらに高速になるように制御したり、逆に製造条件、使用条件が、半導体装置を低速にするように変動する場合にはさらに低速にするように制御することもできる。

なお、これまで述べてきた実施例はTTLインタフェースを中心に述べたがECLなど他の場合についても同様に適用できることはもちろんである。

### [発明の効果]

以上、述べたように本発明によれば、製造条件や使用条件などの変動があつても、安定で高信頼の半導体装置が実現できる。また同時に、量強時に良品の収率を高く保つことができるため、従来の半導体装置に較べて安価に製造できる。

#### 4. 図面の簡単な説明


第1図〜第6図は本発明の基本概念を示す実施例を示す図、第7図〜第52図は本発明の具体的実施例を示す図、第53図〜第69図および第70図は本発明をDRAMおよびSRAMへ適用した実施例を示す図。


ているが、この検知は目的に応じて種々の場所に よつて行なうことができる。たとえば、ワード森 が印加されて、センスアンブ強小信号を増留する までの時間を検知して、その結果によつて、SA の駆動地圧,駆動電流を変化させ、アレー部の動 作特性を制御するなどの確々の制御する方法もあ る。また、主な構成辮子としてはMOSトランジ スタ,パイポーラトランジスタを例にして説明し たが、その他のGaAsなどの化合物半導体の楽 子で構成したものにも、本発明の原理はそのまま 適用できる。また、特性の姿動製因としては主に MOSトランジスタの素子定数を主に取り上げた が、パイポーラトランジスタの電流増額率,遮断 周被数。順方向電圧などの変動に対しても関様に 対処できることは買うまでもない。さらに、各実 施例では、諸特性を一定に保つことを主目的とし て説明したが、本発明を用いれば、目的に応じて たとえばゲート長,しきい電圧などの製造条件に よる変動や、電源電圧・温度などの使用条件の変 動が、半導体装置を高速にするように変動する場

1 …チップ、2 …内部回路、3 …制御回路、5 … 制御譲。

代理人 弁理士 小川勝!


## 特閒平2-350 (27)







1 +,,7 2 内部回路 3 判御回路 4 板土田路 5 剖御旅


6 模知線








TP Pfwitemasioxxxxx Vcc 電源電圧 IN 人为 TN N CL 负荷容量 out 出力 Vcent制御電圧 2′单位回路








































# 特閒平2-350 (30)
























Vcc 正電源 J 出力役 Qsi~Qs6ハイポーラトランジスタ Rsi~Rs5松 抗 Lsi~Ls3電 流 .




Mai,M42 Mai,Ma2 MISトランジスタ Q4i,Q42 Q4i,Q42 I44,I41 電流源









第 45 团





R11, R112 格抗 Q111, Q112 バイボラ トランジスク K ペース 嫡子








第 49 团





















-573-


## 特開平2-350(34)
















# 特閒平2-350 (35)

















G 電源 R<sub>1</sub> ローロ ブイオード O1

R. 抵抗 B. 水ボウカンス








L レベルシフト回路 す 起動信号 中。 クロック信号

第 70 図



第1頁の続き

5 Int. Cl. 5

識別記号

庁内整理番号

G 11 C 11/413 H 01 L 27/108

優先権主張

劉昭62(1987)11月27日39日本(JP)39特顯 昭62-297546

@発明者 橘川 五郎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 川 尻

良樹

東京都国分寺市東恋ケ窪 1 丁目 280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 河 原 尊 之

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

**☐** OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.